ECC（橢圓曲線密碼學）硬體 IP 介紹

  • 專為 MCU / SoC / IoT 安全需求打造的超低面積 ECC 引擎
  • Elliptic Curve Cryptography（ECC）硬體 IP 核心

我們的 ECC 硬體 IP 核心提供符合國際標準的橢圓曲線密碼技術，具備面積極小、效能高、功耗低等優勢，非常適合整合於：

  • 超小型 MCU
  • 混合訊號 SoC
  • 智慧感測器
  • OTP 驗證晶片
  • IoT 安全模組

核心採用精簡的有限域運算架構，能在極小矽面積內完成 ECDSA 驗簽與有限曲線運算，是成本敏感型產品的最佳選擇。

核心特色

  • 標準兼容的 ECC 功能
  • 支援 ECDSA（橢圓曲線數位簽章）
    • Sign（簽章）
  • 支援 NIST 曲線：
    • secp256r1 (P-256)，並可向下相容 secp224r1 與 secp192r1，僅需更換曲線參數即可。
  • 極快的速度、極低的功耗
    • 我們的產品可在 1 MHz～50 MHz 的時脈範圍內運作；以 4 MHz 為例，單次 256 位元 ECDSA 數位簽章可在約 450 ms 內完成，典型功耗約 1.84 mW（2.3 V，800 µA）。

「ECC IP 核心邏輯僅需 sub-10k Gate count，面積小於 0.4 mm²，能輕鬆整合到任何 MCU / SoC。」

我們的 ECC硬體 IP 採用高度精簡的有限欄位運算架構與微指令控制器設計，使得邏輯閘數量遠低於一般密碼核心。 在標準 NIST P-256設定下，核心邏輯（不含程式 ROM 與資料記憶體）僅約 ~10k Gate count。

這項結果來自於 ECC IP 內部各主要模組的設計方式：

  • Montgomery Modular Engine

採用單一乘加器資料路徑，搭配動態控制，將 256-bit 加減／比較／模運算整合於同一管線，使得運算單元極度緊湊。

  • Micro-coded ECC 控制器

使用微指令（microcode）執行點乘與有限欄位流程，而非多路並行運算，進一步強化邏輯密度。

  • 輕量化 ALU 與資料路徑

加法器、減法器、比較器均採 narrow datapath 與共享架構，降低整體 gate count。

  • 非常小的面積

在 95nm 或 110nm 製程下，不使用外部ROM / SRAM Macro , ECC+內置記憶體的實際矽面積僅約：0.4 mm²。也可以接受客製化, 外掛約4k bits microcode ROM，約14k bits data memory, ECC的實際矽面積將進一步縮小, 對整體 SoC die size 不造成任何顯著負擔，極適合面積敏感與成本敏感的 MCU、OTP 驗證芯片、IoT 裝置與安全模組。

背景

橢圓曲線密碼學（Elliptic Curve Cryptography，ECC）由Victor Miller（IBM）和Neil Koblitz（華盛頓大學）於1985年發現，作為實施公鑰密碼學的替代機制。

ECC（Elliptic Curve Cryptography）

= 使用 橢圓曲線上的代數結構 來做加解密／金鑰交換／簽章的 整個密碼學家族。

公鑰演算法建立了一種機制，用於在複雜資訊系統中的大量參與者或實體之間共享金鑰。 與RSA等其他流行演算法不同，ECC基於離散對數，在等效金鑰長度下更難挑戰離散對數。

在發現時，ECC演算法被描述並被置於公共領域。 其他人發現，雖然它提供了更大的潛在安全性，但速度很慢。 Fitel technologies專注於建立更好的演算法實現，以提高其效能。 經過多年的研究，Fitel 推出了第一個適用於消費性電子產品的ECC IP，並使其在各種應用中實用。

我們ECC 的 256-bit 安全強度相當於 RSA-3072，但硬體面積只有 RSA 的 1%～3%，非常適合在受限面積的 MCU/IoT 晶片上實現。